近期載板業界掀起專利糾紛，由於全懋已正式對南亞電路板提起侵害
專利權訴訟，因此外資圈認為，恐對南亞電的上市計畫造成衝擊;此外
全懋內部透露，在封裝技術演進上，載板顯走向細線路（Ｆｉｎｅ　
Ｌｉｎｅ）的高密度趨勢，擁有相關專利者僅全懋與景碩二家而已。

全懋在十七日正式向台北地方法院提起對南亞電的侵權損害賠償訴訟
，雖然南亞電認為無侵權嫌疑，然全懋不但要求南亞電停止出貨、賠
償，且有告到底的決定；證期會也已發函要求南亞電解釋，加上已經
證據保全，及法院將的開庭審議等種種繁瑣程序接續進行，因此屆時
不排除影響南亞電上市的時間點與價格。

就此一事件來說，載板與封裝業者認為，其實揭開了台灣載板產業也
的走向無導電線的高密度趨勢，由於封裝產業的細線路細間距所引發
的高密度需求，因此無導電線的ＰＢＧＡ與ＣＳＰ載板已經是產業所
必須，然現階段擁有相關製程專利與技術的，僅全懋的ＮＰＬ與景碩
的ＧＰＰ二種，因此在法律的保護傘下，不單出供應商間製程技術的
斷層，全懋更認為，即使在未來，也可不畏懼ＰＢＧＡ載板有供給過
剩的壓力，因為市場上僅有二家廠商能瓜分商機。

載板廠進一步解釋，無導電路載板的重要性在於，第一，多數高階Ｐ
ＢＧＡ或ＣＳＰ載板得先經過電鍍過程，因此往往會在載板上設有電
鍍線路，但是當電渡過程結束後，這些設在載板上的電路線路就無用
處，反而會浪費載板上的空間；然近年來因晶片多功能與微小化，相
關封裝載板雖然在外觀上也必須同步微縮，但是因為封裝的Ｆｉｎｅ
　ｌｉｎｅ趨勢，載板上必須擁有更多可利用空間，也因此逐漸掀起
ＰＢＧＡ與ＣＳＰ載板必須走向無導電線化的趨勢。

第二，在後段測試方面，高階ＣＳＰ載板，尤其用在ＳＩＰ封裝中，
通常會有九∼十二塊的ＣＳＰ載板串在一小區塊中進行鍍金的動作，
若其中有一條導電鍍金線路壞掉，在最後劃就不能進行機器測試，而
得用目測，但利用目測會導致整體良率下滑二∼三％，也因此在區塊
中會有不良品，出貨後恐怕就有賠償問題。

因此，據封測與載板業界人士指出，就因為封裝製程的世代演進，因
此這半年來無導電線載板的需求與出貨比重不斷提高，尤其在不久的
將來，ＰＢＧＡ與ＣＳＰ載板，幾乎有至少八∼九成以上必須採用無
導電線製程，因此市場趨勢其實已悄悄確立了。

只是業者透露，無導電線載板的製程難度很高，加上專利權都已卡死
，目前擁有專利的，僅景碩自行開發的ＧＰＰ製程，及全懋現有的Ｎ
ＰＬ而已，甚至目前市場傳出，除南亞電外，欣興的ＥＰＰ製程與全
懋的ＮＰＬ，在載板的產出上，疑似也有結構專利甚為相近的問題，
然此一訊息未獲欣興證實。
<摘錄電子4版>